### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顯公開番号

# 特開平8-213891

(43)公開日 平成8年(1996)8月20日

(51) Int.Cl.\*

識別記号

庁内整理番号

FΙ

技術表示箇所

HO3K 17/687

9184-5K

H03K 17/687

G

審査請求 未請求 請求項の数4 FD (全 7 頁)

(21)出腳番号

特度平7-36083

(22)出展日

平成7年(1995) 1月31日

(71)出顧人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小浜 一正

東京都品川区北品川6丁目7番35号ソニー

株式会社内

(74)代理人 弁理士 田辺 恵基

### (54) 【発明の名称】 信号切換え装置

### (57)【要約】

【目的】本発明は、信号切換え装置について、正電源動作で FETスイツチ回路を動作させることができる。

【構成】 0 ボルト以上に設定された第1の電圧(V1)と、当該第1の電圧に比して高く設定された第2の電圧(V2)を交互に印加することによつて、電界効果型トランジスタ(21、31)をオンオフ動作させ、電界効果型トランジスタ(21、31)のドレインとソース間のチヤネル部分を用いて入出力端子間の信号切り換えができる。




図1 第1の実施例のFETスイツチ回路

2

#### 【特許讃求の範囲】

【請求項1】入出力端子間に設けた電界効果型トランジ スタのドレインとソース間のチヤネル部分を信号の通路 とする信号切換え装置において、

1

上記電界効果型トランジスタのゲートと高インピーダン スの第1の抵抗を介して設置される第1のゲート制御端 子と、

上記電界効果型トランジスタのドレイン端子及び又はソ ース端子と対接地間に接続される第2の抵抗とを具え、 上記第1のゲート制御端子に対して0ボルト以上に設定 10 された第1の制御電圧と当該第1の制御電圧に比して高 く設定された第2の制御電圧を交互に印加することを特 徴とする信号切換え装置。

【請求項2】1段又は複数段に直列接続され、上記入出 力端子の少なくとも一つと対接地間にドレイン端子又は ソース端子とで接続するシヤント用の電界効果型トラン ジスタと、

各上記シヤント用の電界効果型トランジスタに高インピ ーダンスの第3の抵抗を介して設置される第2のゲート 制御端子と、

各上記入出力端子の少なくとも1つと対接地間に接続さ れる第4の抵抗とでなり、上記第1の制御電圧と、当該 第1の制御電圧、上記電界効果型トランジスタのビルト イン電圧及びピンチオフ電圧に比して高く設定される第 3の制御電圧を上記第1のゲート制御端子と上記第2の ゲート制御端子に対して互い違いに交互に印加すること を特徴とする請求項1に記載の信号切換え装置。

【請求項3】1段又は複数段に直列接続され、上記入出 力端子の少なくとも一つと対接地間にドレイン端子又は ソース端子とで接続するシヤント用の電界効果型トラン ジスタと、

各上記シヤント用の電界効果型トランジスタに高インピ ーダンスの第3の抵抗を介して設置される第2のゲート 制御端子と、

各上記入出力端子の少なくとも1つと対接地間に接続さ れる第4の抵抗と、各上記シヤント用の電界効果型トラ ンジスタの接地側のドレイン端子又はソース端子と対接 地間に接続される第5の抵抗と、

終段に接続される上記シヤント用の電界効果型トランジ スタのドレイン端子又はソース端子と対接地間に接続さ れる容量とでなり、上記第1の制御電圧と、当該第1の 制御電圧と上記電界効果型トランジスタのビルトイン電 圧の両方に比して高く設定される第3の制御電圧を上記 第1のゲート制御端子と上記第2のゲート制御端子に対 して互い違いに交互に印加することを特徴とする請求項 1に記載の信号切換え装置。

【請求項4】上記電界効果型トランジスタは、接合型電 界効果型トランジスタでなることを特徴とする請求項1 に記載の信号切換え装置。

【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術(図6及び図7)

発明が解決しようとする課題

課題を解決するための手段(図1~図4)

作用(図5)

実施例(図1~図5)

- (1) 第1の実施例(図1及び図2)
- (2) 第2の実施例(図3~図5)
  - (3)他の実施例

発明の効果

[0002]

【産業上の利用分野】本発明は信号切換え装置に関し、 例えば高周波信号の入出力を切換えるものに適用して好 適なものである。

[0003]

【従来の技術】現在、自動車電話、携帯電話等の移動体 通信ビジネスは大きく発展してきている。しかし、都市 20 部においては、通信回線の不足が深刻になつてきてお り、各国で様々な、移動体通信システムが立ち上がろう としている。これらの通信システムの多くは、現在の移 動体通信システムで用いている周波数帯域に対して、よ り髙周波側の準マイクロ波帯を用いる。

【0004】これらの通信システムにおける携帯端末に おいては、半導体電界効果トランジスタ(FET) を用い て、準マイクロ波信号を処理する場合が多い。特に、準 マイクロ波帯を使用していることと、端末が携帯性を重 視するために、小型、低電圧駆動及び低消費電力が実現 できるGaAs (ガリウム砒素) FETを使用した、MMIC (mo nolithic microwave integrated circuit)の開発が重要 となってきている。これらのマイクロ波信号処理デバイ スの中で、携帯端末内で高周波信号を切り替える高周波 スイツチが、重要なキーデバイスの一つとなつてきてい

【0005】ガリウム砒素 FETをスイツチ用デバイスと して用いる場合、ゲートをピンチオフ電圧より、十分高 い電圧に設定して、FET のソースードレイン間を低イン ピーダンス状態としてオンとする。逆に、ゲートをピン チオフ電圧より、十分低い電圧に設定して、FET を高イ ンピーダンス状態としてオフとする。しかし、一般に、 スイツチ用のガリウム砒素 FETのピンチオフ電圧は、負 に設定される場合が多い。従つて、FET をオフ状態にす るためには、ゲートの電位を負にバイアスする必要があ る。

【0006】図6にガリウム砒素 FETを用いた一般的な スイツチ回路の基本型を示す。図6に示すように、 FET スイツチ回路1は入出力端子2、3間に FET4が設けら れ、ゲートGを抵抗R1を介して接続されるゲート制御

50 端子5によつてオンオフ制御する。 FET4 と入出力端子

2間には、他端が接地された抵抗R2と FET6のドレインDを接続し、入出力端子3との間に他端を接地した抵抗R3を接続する。 FET6は抵抗R4を介してゲートGに接続されるゲート制御端子7によつてオンオフ制御される。

【0007】このスイツチ回路1をオン状態にするときは、FET4はオン、FET6はオフに設定する。逆に、スイツチ回路1をオフ状態に設定するときは、FET4はオフ、FET6はオンに設定する。ここでFET6は、このスイツチ回路をオフ状態とした時に、FET4より漏れてくる高周波信号をグランドに引き込み、アイソレーションを高めるために設けられるシヤント用のFETである。一般に、ガリウム砒素FETを用いた高周波スイツチの場合には、信号経路に対し、シリーズに接続された1個のFET4のみでは十分なアイソレーション特性を得ることは難しいのでシヤントFET6を対接地間に接続する。

【0008】また、他に図7に示すような基本回路を用いて、ガリウム砒素 FETを正電源で制御する方法がある。この FETスイツチ回路10の動作原理は図6のスイツチ回路1と基本的には同じであるが、各FET のドレイン、ソースのバイアス方法が異なつている。図7を見ればわかるように、コンデンサC1、C2、C3により、各 FETのドレイン、ソース領域を、グランドと外部信号線より、DC的に分離している。さらに、抵抗R2、R4、R5を介して、Vbias端子より、各FET のドレイン、ソース領域をDCバイアスを行つている。この場合、FETスイツチ回路10を正電源で動かすために、Vbiasは正バイアスする。

【0009】この場合、ゲートに0[V]以上の制御電圧を印加してもV<sub>bias</sub>に対して電位が低ければ、ゲートのドレイン及びソースに対する相対的バイアスを負にすることが可能となる。これにより、FET のピンチオフ電圧が負であつても、FET のピンチオフ電圧を適当に選べば、FETをピンチオフ状態にすることが可能となり、スイツチング動作ができる。

### [0010]

【発明が解決しようとする課題】ところで、スイツチ回路1を用いた場合、抵抗R2、R3、及びFET6が接続されているグランドよりDCパイアスされ、各FETのドレイン、ソースは0[V]に設定されることになる。従40つて、先ほども述べたように、FETをオフ状態とするためには、ピンチオフ電圧が一般に負であるため、例えば、オンオフ制御電圧を0/-5Vのようにしてオフ時のゲートバイアスを負にしなければならない。しかし、携帯端末等でこのようなスイツチ回路を用いる場合、負電源を発生させるための、DC-DCコンバータ等の余分な外付て回路が必要となり、コストアツブ、回路占有面積の増大につながり、スイツチ回路としては好ましくないという問題があった。

【0011】また FETスイツチ回路10を用いた場合、

RF信号ラインバイアス用のDC端子V<sub>bias</sub>が余分に必要であり、好ましくない。また、このDCバイアス系統を介した、アイソレーションの劣化や、寄生容量や寄生インダクタンスに起因する特性の悪化が起こりやすいという問題があった。さらに、この FETスイツチ回路 1 0をMMIC化する場合、経済的なチツプサイズを考えれば、ICチツプ内で実現できる容量は例えば、たかだか数十〔pF〕程度としれているので、UHF帯以下の信号は透過することができない。従って、UHF帯以下の帯域ではICの特性は著しく悪化するという問題があった。以上のように、正電源動作で十分な性能を示すスイツチICの実現は、現在の技術では困難である。

【0012】本発明は以上の点を考慮してなされたもので、正電源動作で高周波信号のFETスイツチ回路を動作させることのできる信号切換え装置を提案しようとするものである。

### [0013]

【課題を解決するための手段】かかる課題を解決するため本発明においては、入出力端子間(23-24、33-34)に設けた電界効果型トランジスタ(21、31)のドレインとソース間のチヤネル部分を信号の通路とする信号切換え装置(20、30)において、電界効果型トランジスタ(21、31)のゲートと高インピーダンスの第1の抵抗(R20、R30)を介して設置される第1のゲート制御端子(22、32)と、電界効果型トランジスタ(21、31)のドレイン端子及び又はソース端子と対接地間に接続される第2の抵抗(R21、R22、R31、R32)とを備え、ゲート制御端子(22、32)に対して、0ボルト以上に設定された第1の電圧(V1)と当該第1の電圧に比して高く設定された第2の電圧(V2)を交互に印加する。

### [0014]

【作用】 Oボルト以上に設定された第1の電圧(V1) と、当該第1の電圧に比して高く設定された第2の電圧(V2)を交互に印加することによつて、電界効果型トランジスタ(21、31)をオンオフ動作させ、電界効果型トランジスタ(21、31)のドレインとソース間のチヤネル部分を用いて入出力端子間の高周波信号の信号切り換えができる。

### 0 [0015]

【実施例】以下図面について、本発明の一実施例を詳述 する。

### 【0016】(1)第1の実施例

図1において、20は全体として本発明による J FET (junction field effect transister) を用いた FETスイツチ回路を示し、 FET21のゲートGに高インピーダンスの抵抗R20を介してゲート制御端子22を設け、ソースSとドレインDをそれぞれRF信号の入出力端子23、24とする。入出力端子23には、一端が接地された高インピーダンスの抵抗R21が他端を接続する。

ľ

また入出力端子24には、一端が接地された高インピー ダンスの抵抗R22が他端を接続すると共に、 FET25 のドレインDを接続する。FET 25は、ゲート電圧を制 御するゲート制御端子26が高インピーダンスの抵抗R 23を介して接続されると共に、ソースSに一端を接続 し他端を接地した高インピーダンスの抵抗R24と、他\*

### 

の関係を有している。

【0018】図2の等化回路20Aに示すように、 FET スイツチ回路20をオン状態に設定するときは、ゲート 10 すると、抵抗R20、 FET21を通じて電流Iが流れ、 制御端子22、26に対してそれぞれ、制御電圧V2、 V1を印加する。ここで数式(1)より制御電圧V2は FETのビルトイン電圧Vbより大きく設定してあるの で、 FETのゲート部分の接合は順方向バイアスとなり、 低インピーダンス状態となる。この逆に FETスイツチ回 路20をオフ状態に設定するときには、ゲート制御端子 22、26に対してそれぞれ、制御電圧V1、V2が印※

 $R_{00} = R 2 1 \| R 2 2 \| (R_{4025} + R 2 4)$ 

\*端を接地したコンデンサC20が接続されている。

【〇〇17】FETスイツチ回路20は、ゲート制御端子 22、26に対して制御電圧V1及びV2を印加してオ ンオフ制御する。制御電圧V1及びV2とは FETのビル トイン電圧Vbとの間に次式

【数1】

..... (1)

※加される。

【0019】ゲート制御端子22に制御電圧V2を印加 RF信号ラインをバイアスする抵抗R21、R22及び R24を通じてグランドに流れる。このとき FET21の ダイオード部分では、ビルトイン電圧Vb分の電圧降下 が起こる。ここで、抵抗R21、R22、R21及びF ET25のドレインーソース間の抵抗R<sub>ds25</sub>の並列接合の インピーダンスRooが次式

【数2】 ····· (2)

で表され、この結果、RF信号の入出力端子23と24 20★【数3】 との電位差V3は数式(2)を用いて次式

$$V3 = (V2 - Vb) \frac{R_{00}}{R20 + R_{00}}$$

..... (3)

のように表される。

【0020】さらに FET25はピンチオフ状態なので抵 抗R<sub>ds25</sub>が抵抗R21、R22、R24に対して十分に☆

$$R_{00} = R 2 1 \parallel R 2 2$$

☆大きいので、並列接合のインピーダンスRooが次式 【数4】

······ (4)

のように変形でき、これを用いて数式(3)は次式 ◆30◆【数5】

$$V 3 = (V 2 - V b) \frac{R 2 1 \| R 2 2}{R 2 0 + R 2 1 \| R 2 2}$$

..... (5)

のように変形され得る。ここで制御電圧V2は、 FET 2 5のビルトイン電圧 V b よりも大きく設定しているの で、数式(5)より、電位差V3は正電位となる。従つ\* V1 - V3 < 0

が成立して FETのゲート制御端子には相対的に負の電圧 を印加することができる。このとき FETのピンチオフ電 圧を適当に設定すれば、 FET 2 5をピンチオフ状態とす ることができる。

【0021】以上の構成において、例えば、制御電圧V 2、V1をそれぞれ0[V]、3[V]とし、抵抗R2 O、R23をそれぞれ5 [kΩ]、抵抗R21、R2 2、R24をそれぞれ20[kΩ]に設定する。ここで F ET21及び25にビルトイン電圧Vbは1.2 (V) のガ リウム砒素のJFETを用いる。このときRF信号の入出力 端子23と24の電位差V3は、数式(2)より1.2

〔V〕となる。従つて FET25のゲートGのドレインD に対する電位は-1.2 [V] となり、 FET 2 6 のピンチオ 50 れているので、電源バイバスコンデンサが不要となり、

\* て制御電圧V1を適当に選択すれば次式 【数 6 】

.... (6)

フ電圧Vpを-1.2 (V)以上、例えば、ピンチオフ電圧 V p = -0.5 [V] とすれば、 FET 2 5 をオフ状態に設定 できる。また逆にゲート制御端子22、26にそれぞれ 制御電位V1、V2を印加すれば、同様の原理で FET2 1はオフ状態、 FET 25はオン状態になり、 FETスイツ チ回路20はオフ状態に設定される。

【0022】以上の構成によれば、 FETスイツチ回路2 0を正電源動作によってオン、オフ動作させることがで きる。さらに上述の実施例によれば、 FETスイツチ回路 20を構成する各 FETのドレイン、ソースのバイアスは スイツチング用FET のゲートからなされ、各RF信号ラ インのバイアス抵抗R21、R22及びR24は接地さ これにより寄生リアクタンスを小さく抑えることができる。

#### 【0023】(2)第2の実施例

図3において、30は本発明による第2の実施例の JFETを用いた FETスイツチ回路を示し、 FET31のゲート Gに高インピーダンスの抵抗R30を介してゲート制御 端子32を設け、ソースSとドレインDにそれぞれ外部 よりDC的に独立したRF信号の入出力端子33、34を設ける。入出力端子33には、一端が接地された高インピーダンスの抵抗R31の他端を接続する。また入出力端子34には、一端が接地された高インピーダンスの抵抗R32の他端が接続されると共に、シヤント FETと なる FET35及び FET36が2段にカスケード接続される。

【0024】FET35及びFET36は、FET31がドレインDを入出力端子34に接続してソースSを接地したFET36のドレインDと接続する。このFET35及びFET36には、ゲートGにそれぞれ高インピーダンスの抵抗R33、R34を介してゲート制御端子37、38が設けられている。FET35とFET36の接続点Aには他端を接地した高インピーダンスの抵抗R35を接続している。

【0025】この FETスイツチ回路30のオンオフは、 ゲート制御端子32、37及び38に加えられる制御電 圧V1、V2によつて制御される。

【0026】この FETスイツチ回路30をオン状態に設定するときは、ゲート制御端子32に対して制御電圧V2を印加し、同時にゲート制御端子35及び36に対してそれぞれ、制御電圧V1を印加する。反対にオフ状態に設定するときには、ゲート制御端子35及び36に対してそれぞれ、制御電圧V2を印加する。

【0027】以上の構成において、図4の等価回路30Aに示すように、FETスイツチ回路30をオン状態に設定する場合、制御電圧V1を0[V]としてゲート制御端子32に正電圧でなる制御電圧V2、ゲート制御端子37、38のそれぞれに対して0[V]の制御電圧V1を同時に印加する。このときFET35、36のアイソレーションが十分に保たれていれば、FET31のゲートーチヤネル間にはビルトイン電圧程度の電圧が印加されるため、FET31はオン状態となる。

【0028】すなわち、ゲート制御端子32に制御電圧 V2が印加されると、電流Iが抵抗R30、 FET310 ゲートGを通り、抵抗R31、32、35R0 FET36 のソースードレイン間の抵抗(抵抗 $R_{ds36}$ )を通りグランドに流れる。このとき抵抗R35R0 FET350 のソースードレイン間の抵抗(抵抗 $R_{ds35}$ )を電流が流れることにより、電圧降下を起こし FET31と FET36との間の電位 $V_{ds2}$  が上がる。従つて上述した第1の実施例の\*  $0 \le V4 < Vp < Vb < V5$ 

\*場合によるシヤント FET 25 が 1 段の場合に比べて FET 31 のソース電位が高くなり、その分、ゲート制御電圧 を低く設定することができる。つまり制御電圧 V1 が 0 [V] の場合、 FET 35 のゲート G のソース S に対する電位は  $V_{ds2}$  となり、  $V_{ds2}$  分だけゲート電位が低く設定できることになる。

8

【0029】このようにシヤント FETを2段にすれば、シヤント FETが1段の場合に比較してピンチオフ電圧Vpを低く設定しても FET31をピンチオフ状態に設定することができる。また、このとき FET36ではアイソレーションが不十分であつてもFET35でアイソレーションが保持されれば、FE35及び36でなるシヤント枝からの信号の漏れはなくスイツチ回路としての損失を小さく抑えることができる。

【0030】図5にシヤント FETを1段にしたとき、2段にしたときのピンチオフ電圧に対する挿入損失の依存性をシミユレーシヨンした結果を示す。これにより、シャント FETを2段にした場合(図中aで示す)はシヤント FETを1段接続したとき(図中bで示す)に比して、低挿入損失域が電圧の低い側に約0.05 [V] 延びていることがわかる。従つてシヤント FETを2 段にすることにより、 FETのピンチオフ電圧をその分、低く設定することができ、オン状態のドレインーソース間の抵抗を軽減できる。

【0031】以上の構成によれば、第1の実施例と同様の効果が得られるのに加え、シヤント部分のFET35及び36を2段にカスケード接続したことにより、グランドに近い側のFETの電圧降下分だけ、信号経路に近い側のFETのソース電位が上がり、相対的に信号経路に近い側のFETのソースに対するゲート電位が低く設定できる。これにより、FETのピンチオフ電圧を正に高く設定しなくても正電源のみで動作するFETスイツチ回路を実現できる。またこのときピンチオフ電圧を低く設定できるため、FETのオン抵抗を小さくすることができる。FETスイツチの挿入損失を小さく抑えることができる。

【0032】さらに上述の実施例によれば、ガリウム砒素のMES FET (metal semiconductorfield effect transister)のようなビルトイン電圧が低い FETを用いても正電源動作が実現可能となる。さらに上述の実施例によれば、シヤント FETとグランド間に容量が無いため、DCからマイクロ波帯域までの動作が可能となる。

### 【0033】(3)他の実施例

なお上述の実施例においては、シヤント FETを2段に接続した場合について述べたが、本発明はこれに限らず、シヤント FETを1段接続としても良い。この場合、回路は図1に示した FETスイツチ回路20と同一のものが用いられるが、この際、 FETのピンチオフ電圧Vpとゲートの制御電圧V4、V5との関係が次式

【数7】

.... (7)

となるように設定する。この結果、ゲート制御端子22 及び26に正電圧でなる制御電圧V4を加えれば、FET 21及び25はオン状態となり、V5を加えることによ つてオフ状態とすることができ正電源で信号切り換え動 作ができる。

【0034】また上述の実施例においては、2つの入出力端子間に設けられた FETスイツチ回路について述べたが、本発明はこれに限らず、3つ以上の入出力端子間に上述した FETスイツチ回路を複数段接続して、入出力端子間の信号経路を切換えるようにしても良い。また上述 10の実施例においては、シヤント FETを1段又は2段に接続した場合について述べたが、本発明はこれに限らず、必要に応じて段数を増やしても良い。

【0035】また上述の実施例においては、各入出力端子と対接地間にそれぞれ高インピーダンスの抵抗R21、R22、R32、R33を設けた場合について述べたが、本発明はこれに限らず、少なくとも1つの入出力端子と対接地間に抵抗を設けるようにすれば良い。

#### [0036]

【発明の効果】上述のように本発明によれば、0ボルト以上に設定された第1の電圧と、当該第1の電圧に比して高く設定された第2の電圧を交互に印加することによって、電界効果型トランジスタをオンオフ動作させ、電界効果型トランジスタのドレインとソース間のチヤネル部分を用いて入出力端子間の信号切り換えができ、かくして正電源動作で信号切り換え動作させることのできる

[図1]




図1 第1の実施例のFETスイツチ回路

信号切換え装置を実現し得る。

### 【図面の簡単な説明】

【図1】本発明の第1の実施例による FETスイツチ回路 の説明に供する回路図である。

10

【図2】図1の FETスイツチ回路の等価回路を示す回路 図である。

【図3】本発明の第2の実施例による FETスイツチ回路 の説明に供する回路図である。

【図4】図3の FETスイツチ回路の等価回路を示す回路 0 図である。

【図5】2段にシヤント FETを接続した場合の FETスイ ツチ回路のピンチオフ電圧に対する挿入損失の推移を示 すグラフである。

【図6】従来の FETスイツチ回路の説明に供する回路図 である。

【図7】図6の FETスイツチ回路の等価回路を示す回路 図である。

#### 【符号の説明】

1、20、30…… FETスイツチ回路、2、3、23、24、33、34……入出力端子、4、6、21、25、31、35、36…… FET、5、7、22、26、32、37、38……ゲート制御端子、R1、R2、R3、R4、R20、R21、R22、R23、R24、R30、R31、R32、R33、R34……抵抗、C1、C2、C3、C20……コンデンサ。

【図2】






図2 FETスイツチ図路の等価回路





第2の実施例のFETスイツチ回路

## 【図5】



### 【図7】





図7 従来のFETを用いたスイツチ回路(2)

# 【図4】



回4 FETスイツチ回路の等価回路

### 【図6】




図8 従来のFBTを用いたスイツチ回路(1)